发布日期：2026-06-23 15:15 点击次数：100
闪迪正在推动一场存储架构的根人道重构——将计较单位与NAND闪存平直键合，并将HBM的变装从中枢内存左迁为补助层级。
据好意思国专利商标局公开的专利文献，闪迪提议了一种将多核处理器平直集成于CBA存储芯片之上的3D堆叠架构，举座封装于吞并中介层之上，HBM则围绕该堆叠结构散播于周侧。这一蓄意意在同期冲突HBM容量天花板与现存高带宽闪存（HBF）架构在蔓延、功耗及系统集成层面的局限。
该专利的曝光标明，闪迪在加快鞭策HBF量产阶梯的同期，已在专利层面布局更激进的存储-计较会通决策，对AI加快器及GPU的内存架构蓄意旅途具有潜在的深入影响。
HBM容量瓶颈催生新架构探索
HBM凭借高带宽上风成为现时AI芯片的主流内存决策，但其容量截至日益成为制约成分。据科技媒体Wccftech报说念，现存HBM处置决策单栈容量时时为32至64GB，难以容许大领域AI模子对内存容量的握续增长需求。
为此，闪迪此前已推出HBF架构，模仿HBM的垂直堆叠理念，通过硅通孔（TSV）将多层NAND闪存互联，酿成妥洽存储栈。据闪迪裸露，HBF单栈容量可推广至4TB，在带宽上接近HBM水平，同等老本下容量可达HBM的8至16倍。
然则，NAND闪存在容量上风除外仍存在固有短板。Wccftech指出，一级片国产免费观看NAND在系统架构中距离计较中枢较远，数据拜访速率慢于基于DRAM的架构，这一结构性过错截至了HBF在蔓延敏锐型职责负载中的适用性。
新专利中枢：计较与NAND平直键合
闪迪最新专利提议的决策，恰是针对上述蔓延问题的平直回复。说明专利文献，该蓄意将一块基于CBA结构构建的NAND闪存芯片置于计较芯片（如AI加快器或GPU）正下方，竣事处理器与NAND的平直物理键合。
CBA结构自己将大容量NAND闪存阵列与CMOS逻辑层合二为一，而统统这个词集成堆叠随后被装置于中介层之上。HBM芯片栈则附着于该组合堆叠的一侧或多侧，与NAND层分享吞并中介层平台。
这一架构的关节在于重新界说了万般存储介质的单干范围：HBM考究处理即时性、高速内存操作，而NAND闪存层则承担读写密集型职责负载及大领域数据存储任务。据Wccftech报说念，在此设立下，HBM仍被集成于系统之中，但其变装已从主导地位升沉为举座存储-计较层级中的特定功能模块。
HBF除外的并行布局
值得柔软的是，上述专利所呈现的架构场地与闪迪现阶段主推的HBF阶梯并非替代接头，而是并行鞭策的技巧储备。闪迪当今仍在加快HBF的开荒程度，HBF代表着其在近期可落地的高容量存储决策上的主要营业押注。
新专利所描画的处理器平直键合NAND的3D堆叠决策，则指向更长久的架构演进旅途，旨在从根柢上驳斥计较单位与大容量存储之间的物理距离，从而在系统层面同期优化带宽、蔓延与能效发扬。
关于AI芯片蓄意商及封装技巧供应链而言，闪迪这次专利布局开释出明信服号：存储与计较的深度会通正从想法走向具体技巧旅途，围绕中介层封装平台的生态竞争或将进一步加重。
